



Red RISC-V: Investigación, Formación e Innovación en Sistemas RISC-V



1^{as} Jornadas de la Red RISC-V Barcelona, Campus UAB-Bellaterra, 5-6 de Febrero de 2020

- **Título de la ponencia:**

Aceleradores RISC-V: una propuesta de modelo computacional y su explotación

- **Autor:**

Carlos Álvarez, Tenured Assistant Professor in the department of Computer Architecture at UPC

- **Contacto:** calvarez@ac.upc.edu

- **Abstract:**

Usar núcleos RISC-V como aceleradores de otro procesador anfitrión es una propuesta atractiva desde el punto de vista de la arquitectura debido al carácter abierto de su juego de instrucciones y la posibilidad de ajustar su arquitectura interna a distintos problemas. Sin embargo, aparte de la falta de un software adaptado, dicha arquitectura se enfrenta a los mismos problemas que la gran mayoría de sistemas basados en aceleradores: la necesidad de un modelo de programación (en ocasiones distinto del usado por el sistema anfitrión) y la necesidad de distribuir el trabajo entre los aceleradores de una forma rápida y eficiente para poder explotar toda su potencia. Este último problema, además, empeora conforme el número de aceleradores aumenta. En esta charla se planteará una posible solución a este tipo de problemas basada en limitar los movimientos tanto de datos como de control. Se propondrán sistemas para ejecutar la mayor parte posible del código en los aceleradores y también un sistema específico para orquestar el trabajo entre los distintos aceleradores como forma de aumentar el paralelismo. También se presentarán los primeros resultados de este trabajo que proporcionan indicadores del posible rendimiento de un sistema como el propuesto.

- **Biografía:**

Carlos Álvarez received the M.S. and Ph.D. degrees in Computer Science from UPC, Spain in 1998 and 2007, respectively. He currently holds a position as Tenured Assistant Professor in the department of Computer Architecture at UPC, and is a associated researcher at the department of Computer Science and Programming Models at BSC. His research interests cover the areas of parallel architectures, runtime systems and reconfigurable solutions for high-performance multiprocessor systems. He has co-authored more than 40 publications in international journals and conferences. He is currently advising 1 PhD student and has co-advised 3 PhD theses. He has been participating in the HiPEAC Network of Excellence and in the EuroEXA, AXIOM and TeraFLUX European projects among others.